龙芯的全新自主指令集到底强在何处？

|

作者 | beyondma       责编 | 欧阳姝黎

出品 | CSDN博客

近日，龙芯推出自主指令系统架构：LoongArch，本文将从龙芯官方的材料中解读出一些干货内容，供读者们参考。

青出于蓝而胜于蓝，那些年 MIPS 教给龙芯的事

龙芯的全新自主知识产要指令集 LA64，虽然目前已经演化出自己的风格了，但是 LA64 与 MIPS 之间的继承关系还是非常明显的。MIPS(Microprocessor without interlocked pipelined stages)，中文翻译是“无内部互锁流水级的微处理器”，其关键思想是尽量利用软件办法避免流水线中的问题，而不使用硬件锁，后面我们也会介绍龙芯本次有一个创新点就是取消了延时指令槽，不过延时槽的提出在二三十年前还是非常依靠的。

1981 年斯坦福大学的第十任校长，冯诺依曼奖与图灵奖的双料得主，约翰·轩尼诗教授做出了世界第一款 MIPS 架构的处理器，现在轩尼诗教授又成了谷歌母公司 Alphabet 的董事长，能力水平业界公认，而且还有一点鲜为人知的优点，就是桃李满天下，现任英特尔 CEO 帕特.基辛格在斯坦福念研究生时，当时的导师就是轩尼诗教授，可以说这是一位稳进计算机历史前五名的大神级人物。

没有争议，MIPS 世界上第一款真正实践了精简指令思想的处理器。上个月才将MIPS 收入麾下的 RISC-V，可是直到 30 年后的 2010 年才诞生，而与 MIPS同场竞技三十年的 ARM，也是直到4年后才问世。

后来 MIPS 先打入了 Play Station，性能强悍被人广传颂。后来又在工作站也就是目前我们所说的服务器领域大显身手，1997 年 NEC 的超算 Cenju-4 是 MIPS 的巅峰之作，这款超算具有很多非常超前的设计，而 MIPS 就是他的核心。

为应对 MIPS 系列芯片带来的冲击，2000年左右的英特尔上来推出 Intel Architecture 64 架构的安腾（Itanium）系列服务器级 CPU，我们知道由于历史原因 X86 系列的 CPU 始终都要保持向后兼容，也就是为 286 编写的程序，也要能完美运行在 486 上，不过 286 是 16 位而 486 却是 32 位，让两个位长都不一样的 CPU 运行同样的程序，还不出问题，这可真是难为英特尔的程序员了，X86 系列 CPU 经常要在各种保护模式、实模式之间来回横跳，没有过硬的技术功底，想弄明白 X86 的系统是如何加载引导的都十分困难。

不过正如龙芯在他们的宣传材料中提到的一样，安腾架构目前已经失败了，同一家公司的指令集如果不能前后兼容，那后果是灾难性的。因此我们看到龙芯没有放弃与MIPS兼容，甚至推出了二进制转译指令集，以支持将 MIPS、Arm、及X86 的应用,全部翻译成龙芯的指令，并使之性能为达到原生程序的100%、90%、80% 以上。

在了解到这点以后，下面笔者借龙芯本次宣传材料上公开的汇编代码，与对应的 ARM 代码进行对照，带大家近距离了解一下龙芯。

龙芯 64 近距离接触

在本次龙芯的发布材料中公开了以下代码

Int a;
Int test(void){
  Return a;  
}

对应的汇编语言。

为了让大家更好的理解龙芯的指令集，笔者在华为的鲲鹏平台上用 ARM 版本的 gcc 编译了上述代码。

1. 首先安装反汇编工具 objdump 命令如下：

yum install -y binutils

2.  编写源文件 test.c,输入以下内容

Int a;
Int test(void){return a;}

3. 编译 .a 库文件

aarch64-redhat-linux-gcc -g -o test test.c

4. 查看对应汇编文件

objdump -S test

对应代码如下：

00000000 <test>:int a;
int test(void){return a;}
0: e52db004 push {fp} ; (str fp, [sp, #-4]!) 
4: e28db000 add fp, sp, #0  
8: e59f3010 ldr r3, [pc, #16] ; 
20 <test+0x20> 
c: e5933000 ldr r3, [r3]  
10: e1a00003 mov r0, r3  
14: e28bd000 add sp, fp, #0  
18: e49db004 pop {fp} ; 
(ldr fp, [sp], #4)  
1c: e12fff1e bx lr  
20: 00000000 .word 0x00000000

以上的汇编语言大致过程解析如下：

首先是push {fp} ; (str fp, [sp, #-4]!)，其中SP是栈寄存器，首先将栈顶向上(sp-4)的地址传给fp然后将fp入栈。接下来进行通过add fp, sp, #0进行sp的设置，再把r3传给pc后的16位地址，mov r0,r3其中就是return a了。add sp, fp, #0和pop {fp} ; (ldr fp, [sp], #4)其实是开头栈祯设置的反向操作，也就是恢复了调用现场。

这段c代码对应的龙芯汇编语言代码如下：

LA code

0 : addi . d $r3 , $r3 ,−16 4 : s t . d $r22 , $r3 , 8  8 : addi . d $r22 , $r3 ,16  c : pcaddu12i $r12 , 0  10: l d . d $r12 , $r12 , 0  14: l d p t r .w $r12 , $r12 , 0  18: move $r4 , $r12  1c : l d . d $r22 , $r3 , 8  20: addi . d $r3 , $r3 ,16  24: j i r l $r0 , $r1 , 0

根据龙芯的官方文档其R3寄存器就是 sp寄存器，R22就是fp寄存器。因此其实现逻辑可以说既保持了与MIPS兼容又吸引了其它RISC风格的优点。而且MIPS在指令空间也真算是精打细算，为今后扩展到一些其它比如SIMD类的指令集做好准备。

继承、优化、升级

根据龙芯的介绍，我们看到龙芯其它的储保持 RISC 风格、更多可用寄存器等特点在没看到实物之前我都很难评价，唯一可以说的是取消了延时指令槽，这可能是一个比较独特的点。

而延时指令槽的产生要从指令流水线说起。一般来说想要执行一条机器指令，需要将任务分解成取指、译码、取操作数、执行以及取操作结果等若干步骤，而每个步骤都需要一次晶体震荡才能推进，因此在流水线技术出现之前执行一条指令至少需要5到6次晶体震荡周期才能完成

那么针对这样的问题芯片设计人员就提出了参考工厂流水线机制的想法，因为取指、译码这些模块其实都是独立的，完成可以在同一时刻并行手，那么只要将多条指令的相关步骤放在同一时刻执行，比如指令1取指，指令2译码，指令3取操作数等等步骤同时执行，

只要指令流水线就建立成型，自此以后每个震荡周期T，都可以取到一个指令的结果了，也就是说平均每条指令就只需要一个震荡周期就可以完成。这样就能大幅提升 CPU 的运算速度。不过这也有一个缺点，就是要求 CPU 必须知道每条指令的执行顺序，如果预测错了流水线上某一条指令的执行顺序，那么指令流水线上就会产生大量气泡，如下图：

比如 CPU 在 T6 时刻发现指令 4 不应该被执行，那么 T6 到 T8 有关指令 4 的相关操作就会变成气泡一样的废操作，从而大幅度降低 CPU 的执行效率。

而 MIPS 的延时槽所要做的就是分析指令间的关联关系，在跳转指令时，找出一条不受判断跳转影响的指令来执行，比如以下代码中 int b=0 就是一条典型的与接下来的条件判断没有关系的。

 Int test(void){  Int b=0//条件跳转无关代码   If (a>0){  //Do some thing without b;  }  else{  //Do some thing else with out b;  }

在 MIPS 中尽可能用延时槽指令填充流水线以避免气泡过多产生，不过我们看到现代 CPU 的方案在分支预测上已经有了长足的进步，包括 c 语言中也提供了likely修饰符来帮助 CPU 进行分支预测，用 likely 修饰符不改变任何逻辑，只是告诉 CPU 本分支被执行的可能很大。因此目前延时槽已经有点废操作的感觉了。龙芯把这块拿掉可以说是恰逢其时吧。

以上就是我能 Get 到的一些关键信息，不一定准确仅供参考。

本文文字及图片出自 微信公众号

你也许感兴趣的：

发表回复

您的电子邮箱地址不会被公开。 必填项已用 * 标注